数字集成电路设计课程设计Init

(其实就是第一节课的笔记，简单记了点)

课程设计约束指标：PPA

Target: CNN Accelerator for voice detection

Detail:
完成：

• 电路的结构设计
• Verilog HDL代码设计（至少是一个可综合的，最好能够面向性能优化的）
• 逻辑仿真
• 性能分析（重点是功耗和时序分析，有专门的工具）
• 逻辑综合
• 时序分析与验证和物理设计
• 芯片流片与测试（部分）
  进行结果分析比较

Teaching style:

• Discussion-driven teaching
• Teamwork for a project
• Be a architecture designer（要从架构设计入手来讨论电路设计）

Your contributions:

• Propose your own VLSI architecture
• Describe your own Verilog code
• Tradeoff of the design as you wish (trade-off ppa)

Our requirements:

• Meet our specifications
• Do your best
• Do different work from other teams

会有上一届的reference，会有architecture code, testbench...
会有差别：性能需求不一样

Grading Policy:

• 电路结构设计（20%）：有效性、合理性、新颖性
• RTL代码设计与验证（20%）：规范性、正确性、完整性
• 逻辑综合与物理设计（30%）：完整性、合理性、可信度
• 设计报告+ppt+答辩+出勤（30%）：逻辑性、可读性、规范性